Decodeur d'adresses

dans une autre partie du forum, peut-être programmation, tu auras sûrement plus de réponses qu'ici, je pense

j'ai vu ça à une époque dans un cours d'architecture VLSI, mais ça me passait en dessus de la tête. Si j'ai bien compris les évolutions des pc, d'un point de vue global de pc, y a plusieurs bus.

Le série : les données et adresse peuvent circuler sur le même bus, il faut que le protocole soit fixé. C'est le cas de l'USB et d'Ethernet. Dans le cas de l'USB, le décodage permet de savoir à quel périphérique on parle quand ils sont derrière un Hub. Dans le cas de l'ethernet,y a un double encodage, d'abord le protocole IP qui va gérer via l'IP la transitions des données avec rappel des paquets maquantsetc.. un routeur va être capable de faire un trie par adresse (j'ai même vu un gars programmer les routeurs pour ne pas mélanger des paquets venus de mac de ceux venus de pc pour diviser par 2 la charge du réseau interne) et le second enpaquetage via le port.

processeur - ram : là y a quasi rien à décoder, l'I7 ou AMD font des accés direct processeur-ram sans mélange avec d'autres bus, y a quasiment plus à décoder.

processeur - pont nord, pont nord -sud ; là c'est quasi pareil, le bus lui-même est unique à chaque fois, par contre les pont nord/sud vont eux décoder pour savoir vers quel périphérique les données vont être envoyées.

Avant tout le monde partageait les même bus d'adresse et de données, ct le périphérique qui triait ses données et devait avoir des plage d'adresse et IRQ différent des autres. Le pciexprese à lignes séparées est trié par le pont, seuls les pci classiques 32 bits partagent encore un bus commun à 133Mo/s (avec cette limitation, les puces raid ajoutée sont devenues moins rapides que les raid intégrés).

Il y a aussi le bus CAN (Modbus aussi je crois), c'est le bus utilisé dans l'automobile pour faire transiter les infos des calculateur ABS, moteur, ordinateur de bord. C'est un bus en pleine expansion, la diminution des prix fait qu'on va le voir partout.

j'irais pas me prononcer sur l'exacte utilisation des rams qui sont maintenant directement indexées par le processeur par 2 ou 3 barettes en parallele. On sait que la ram s'adresse par module, puis par colone (page) puis par ligne, qu'il faut que tout soit ok pour lancer l'écriture et que on a amélioré la vitesse d'écriture quand elle est faite dans le bon ordre depuis la fast page EDO, mais depuis, il y a eut 50 000 inovations trop techniques pour moi (dont la mémoire paginée des serveur qui a unn cache aui autorise l'écriture avant que l'adresse soit réellement atteinte, mais ça ne change pas le décodage module/page/ligne).

le bus pci lui suit bien l'ancien systeme bus de donnée bus d'adresse, tout les connecteurs sont sur les mêmes bus