VHDL boucle avec "wait until"
Dernière réponse : dans Programmation
Bonjour
Je cherche à remplacer la ligne : wait until bus = x"F" par une ligne équivalente mais ou la taille du bus (std_logic_vector) srait rentrée en généric. En français ce serait: attendre jusqu a ce que tous les bits du vecteur "bus" soient à 1.
Merci d'avance
C'est bon j'ai trouvé
Je cherche à remplacer la ligne : wait until bus = x"F" par une ligne équivalente mais ou la taille du bus (std_logic_vector) srait rentrée en généric. En français ce serait: attendre jusqu a ce que tous les bits du vecteur "bus" soient à 1.
Merci d'avance
C'est bon j'ai trouvé
Autres pages sur : vhdl boucle wait until
Lassé par la pub ? Créez un compte
bonjour,
je vois moi j'ecrierai cela :
entity yy is
generic(width : positive :=8;);
port(a : in ..
bus : in std_logic_vector((width-1) downto 0)
);
end yy;
architecture xx of yy is
constant bus_value : std_logic_vector((width-1)sdownto 0) := (others => '1');
process;
wait until bus = constant
end process;
je vois moi j'ecrierai cela :
entity yy is
generic(width : positive :=8;);
port(a : in ..
bus : in std_logic_vector((width-1) downto 0)
);
end yy;
architecture xx of yy is
constant bus_value : std_logic_vector((width-1)sdownto 0) := (others => '1');
process;
wait until bus = constant
end process;
Lassé par la pub ? Créez un compte
