question proc venice
Dernière réponse : dans Matériel informatique
salut a tous
je voudrais savoir keceke veut dire exactement l'appelation" core venice" pour les amd64 récent?
je voudrais savoir keceke veut dire exactement l'appelation" core venice" pour les amd64 récent?
Autres pages sur : question proc venice
Lassé par la pub ? Créez un compte
DAns le core venice AMD introduit la technologie DSL, ou Dual Stress Liner, qui a été mise au point avec IBM et s'ajoute au SOI (Silicon-On-Insulator). Assez similaire au Strained Silicon d'Intel, cette technologie est censée accélérer le temps de réponse des transistors d'un facteur de 24 % tout en diminuant leur échauffement, et ce, en agissant sur les atomes de silicium.
les instructions SSE3. Mises au point par Intel, ces instructions sont originalement au nombre de treize mais seules onze d'entre elles ont été retenues par AMD, les deux manquantes concernant uniquement la gestion de l'HyperThreading absent des processeurs de la compagnie. En pratique et même si elles constituent un plus appréciable, les instructions SSE3 ne devraient pas chambouler les performances des Athlon 64 vu le faible nombre d'applications qui savent les exploiter
le contrôleur mémoire. Celui-ci profiterait en effet d'améliorations plutôt tangibles : si jusqu'à présent le mode 1T n'était opérationnel qu'avec deux barrettes de DDR, il fonctionnerait dorénavant avec quatre barrettes permettant ainsi de booster la bande passante mémoire dans tous les cas de figure.
si on possède quatre barrettes de DDR400 double face celles-ci opéreront bien à 400 MHz et non à 333 MHz comme précédemment même si le timing restera en 2T.
et quelques optimisations des algorithmes du contrôleur mémoire pour améliorer le prefetching alors que le nombre de tampons en écriture combinée serait passé de deux à quatre
les instructions SSE3. Mises au point par Intel, ces instructions sont originalement au nombre de treize mais seules onze d'entre elles ont été retenues par AMD, les deux manquantes concernant uniquement la gestion de l'HyperThreading absent des processeurs de la compagnie. En pratique et même si elles constituent un plus appréciable, les instructions SSE3 ne devraient pas chambouler les performances des Athlon 64 vu le faible nombre d'applications qui savent les exploiter
le contrôleur mémoire. Celui-ci profiterait en effet d'améliorations plutôt tangibles : si jusqu'à présent le mode 1T n'était opérationnel qu'avec deux barrettes de DDR, il fonctionnerait dorénavant avec quatre barrettes permettant ainsi de booster la bande passante mémoire dans tous les cas de figure.
si on possède quatre barrettes de DDR400 double face celles-ci opéreront bien à 400 MHz et non à 333 MHz comme précédemment même si le timing restera en 2T.
et quelques optimisations des algorithmes du contrôleur mémoire pour améliorer le prefetching alors que le nombre de tampons en écriture combinée serait passé de deux à quatre
Lassé par la pub ? Créez un compte
- Contenus similaires :
